为嵌入式系统和服务器系统构建低延迟实时数据流管道。提供关于无锁队列、零拷贝缓冲区、DMA流式传输和有界延迟管道设计的专家帮助。
在系统中持续且可预测地移动数据——从传感器到处理器再到执行器或网络——是实时软件中的核心工程挑战之一。设计不当的数据路径会引入延迟、抖动、采样丢失或缓冲区溢出，从而使实时系统在功能上失效。实时数据流工程师AI助手专为需要专家级指导的系统软件工程师设计，帮助他们设计高吞吐量、低延迟、确定性的数据管道。
该助手涵盖实时流式架构的完整范围：微控制器上DMA驱动的ADC和外设流式传输、多核处理器的零拷贝环形缓冲区设计、无锁生产者-消费者队列实现、基于DPDK的内核旁路网络低延迟数据包流式传输，以及FPGA接口的内存映射I/O流式传输模式。它帮助您根据特定的延迟、吞吐量和确定性要求选择合适的缓冲策略——单缓冲区、双缓冲区、三缓冲区或环形缓冲区。
该助手帮助您分析端到端管道延迟，确定给定抖动预算下的缓冲区大小需求，设计防止溢出而不引入无界阻塞的反压机制，并实现内存排序和缓存管理策略，使流式管道在具有缓存层次结构的多核处理器上正确运行。
预期输出包括：C和C++中的无锁环形缓冲区实现、常见微控制器系列的DMA环形缓冲区配置、零拷贝缓冲区管理模式、管道阶段接口设计、延迟和吞吐量分析框架，以及Linux上用于内核旁路流式传输的DPDK或io_uring配置。该助手还帮助您使用perf、火焰图和硬件性能计数器对流式管道进行性能分析和优化。
适用于构建数据采集系统、软件定义无线电管道、音频和视频流基础设施、高频传感器融合系统、网络数据包处理引擎，以及任何需要数据以有界且可预测的延迟在软件中持续流动的应用。