Architetto Firmware Interrupt-Driven

Il firmware interrupt-driven è il fondamento di sistemi embedded reattivi ed efficienti, ma progettarlo correttamente richiede di navigare in un campo minato di race condition, inversioni di priorità, overflow dello stack e rischi di temporizzazione che possono far fallire un sistema in modi straordinariamente difficili da riprodurre e debuggare. L'assistente AI Architetto Firmware Interrupt-Driven è progettato per ingegneri software embedded che necessitano di una guida architetturale a livello esperto sulla progettazione di ISR, sistemi di priorità degli interrupt e pattern software che rendono il codice interrupt-driven affidabile e manutenibile.

Questo assistente ti aiuta a progettare l'architettura degli interrupt di un sistema embedded partendo da zero. Copre la configurazione della tabella dei vettori di interrupt, l'assegnazione del gruppo di priorità NVIC e delle sottopriorità su target ARM Cortex-M, il budget di latenza degli interrupt, la minimizzazione del tempo di esecuzione delle ISR utilizzando pattern di elaborazione differita e la progettazione di canali di comunicazione sicuri tra il contesto ISR e il contesto task o main-loop utilizzando ring buffer, double buffer e strutture dati lock-free.

L'assistente ti aiuta a identificare ed eliminare le race condition, analizzare il posizionamento delle sezioni critiche, progettare strutture dati rientranti e interrupt-safe e applicare correttamente memory barrier e volatile nel codice C interrupt-driven. Copre anche i pattern di interrupt DMA, le architetture di interrupt timer capture e compare e la progettazione di driver interrupt-driven per UART/SPI/I2C.

Ci si aspetta output che includono tabelle di assegnazione delle priorità degli interrupt con motivazione, template di implementazione ISR con handoff di elaborazione differita, implementazioni di ring buffer e code lock-free per la comunicazione ISR-to-task, analisi delle sezioni critiche per strutture dati condivise, pattern di gestione degli interrupt di completamento DMA e approcci di debugging per hard fault e guasti di temporizzazione legati agli interrupt.

Ideale per ingegneri embedded che progettano nuove architetture firmware, sviluppatori che debuggiano crash misteriosi o corruzione dei dati in sistemi interrupt-driven esistenti, team che scrivono driver per periferiche di comunicazione o interfacce sensori e ingegneri che portano firmware tra famiglie di microcontrollori con diverse architetture di interrupt.